Show simple item record

dc.rights.licenseAl consultar y hacer uso de este recurso, está aceptando las condiciones de uso establecidas por los autores.spa
dc.contributor.advisorSegura Quijano, Fredy Enrique 
dc.contributor.advisorEscobar Juzga, Fernando Adolfo
dc.contributor.authorRocha Pacheco, Nicolás
dc.date.accessioned2021-11-03T16:49:44Z
dc.date.available2021-11-03T16:49:44Z
dc.date.issued2021
dc.identifier.urihttp://hdl.handle.net/1992/53928
dc.description.abstractEste trabajo presenta el proceso de desarrollo de un núcleo de procesador basado en el conjunto de instrucción RISC-V. El núcleo Core101 fue desarrollado para soportar el conjunto de instrucción RISC-V en su especificación RV32I. Core101 presenta un pipeline de seis etapas e incluye optimizaciones como lo son un predictor dinámico de ramas y adelantamiento de datos. Adicionalmente se tiene que este núcleo fue desplegado en una tarjeta de desarrollo FPGA.spa
dc.description.abstractThis work presents de development methodology for a processor core bases on the RISC-V instruction set. Core101 was developed to support the RISC-V instruction set on its RV32I specification. Core101 presents a six-stage pipeline and includes optimizations such as a dynamic branch predictor and data forwarding. Core101 was also deployed on a FPGA development board.eng
dc.formatapplication/pdf
dc.format.extent75 páginas
dc.language.isospa
dc.publisherUniversidad de los Andes
dc.titleDiseño, implementación y validación de un núcleo de procesador basado en el conjunto de instrucción RISC-Vspa
dc.typeTrabajo de grado - Maestríaspa
dc.publisher.programMaestría en Ingeniería Electrónica y de Computadores
dc.publisher.facultyFacultad de Ingeniería
dc.publisher.departmentDepartamento de Ingeniería Eléctrica y Electrónica
dc.contributor.juryHiguera Arias, Carolina
dc.contributor.juryCamargo Bareño, Carlos Iván
dc.type.driverinfo:eu-repo/semantics/mastherThesisspa
dc.subject.armarcMatrices lógicas programables por el usuario
dc.subject.armarcProcesamiento electrónico de datos
dc.subject.armarcArquitectura de computadores
dc.type.versioninfo:eu-repo/semantics/publishedVersionspa
dc.description.degreenameMagíster en Ingeniería Electrónica y de Computadores
dc.description.degreelevelMaestría
dc.identifier.instnameinstname:Universidad de los Andesspa
dc.identifier.reponamereponame:Repositorio Institucional Sénecaspa
dc.identifier.repourlrepourl:https://repositorio.uniandes.edu.co/spa
dc.rights.accessrightsinfo:eu-repo/semantics/openAccessspa
dc.type.coarhttp://purl.org/coar/resource_type/c_bdccspa
dc.type.coarversionhttp://purl.org/coar/version/c_ab4af688f83e57aaspa
dc.type.contentTextspa
dc.type.redcolhttp://purl.org/redcol/resource_type/TMspa
dc.rights.coarhttp://purl.org/coar/access_right/c_abf2spa


Files in this item

Thumbnail

Name: 24975.pdf

This item appears in the following Collection(s)

Show simple item record